Com. US 4, 795, 654

9日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-260148

@Int_Cl_4

識別記号

广内黎理番号

❸公開 昭和60年(1985)12月23日

P. 20

H 01 L G 11 C 27/10 17/06 H OI L

6655-5F

6549-5B

7739-5F 審査請求 未請求 発明の数 3 (全20頁)

60発明の名称

セツト可能な記憶セル及び該セルを具備した集積回路

②特 願 昭60-78239

22出 顧 昭60(1985) 4月12日

優先権主張

1984年4月13日30米国(US)30600304

1985年4月8日30米国(US)30721108

⑫発 明 者

ナポレオン・ポール・

アメリカ合衆国、ミシガン・48009、バーミンガム、アス

ペン・570

者

169発 明

フオーミゴニ ズヴィ・ヤニヴ

アメリカ合衆国、ミシガン・48076、サウスフィールド、

アーリントン・コート・27610

⑪出 願 人

エナージー・コンバー

アメリカ合衆国、ミシガン・48084、トロイ、ウエスト・

メイプル・ロード・1675

ション・デバイセス・

インコーポレーテッド

個代 理 人 弁理士 川口 義雄

1. 発明の名称

セツト可能な記憶セル及び該セルを

具備した集積回路

2. 特許請求の範囲

- (1) 第一及び第二のアドレス手段と、プログラ ムエネルギの印加によつてその導電性を一つの導 電状態から別の導電状態にセットされ得るセット 可能材料から成るセット可能な情報記憶手段とを 有するセツト可能な記憶セルであつて、セツト可 能な情報記憶手段は第一及び第二のアドレス手段 間に電気的に直列に接続され、その結果第一及び 第二のアドレス手段間の抵抗は実質的に平型であ る前記セツト可能手段の平面に沿つて測定される 長さに比例する記憶セル。
- (2) セツト可能手段と一方のアドレス手段との 間に電気的に直列に接続された電気的絶縁手段を 含むことを特徴とする特許請求の範囲第1項に記

戯のセル。

- (3) 絶縁手段がデポジットされた半導体材料を 含むことを特徴とする特許請求の範囲第2項に記 戯のセル。
- (4) 半導体材料がアモルフアス半導体合金を含 むことを特徴とする特許請求の範囲第3項に記載 のセル。
- . (5) アモルフアス半導体合金がシリコンを含有 するととを特徴とする特許請求の範囲第4項に配 載のセル。
- (6) アモルフアス半導体合金が水素を含有する ことを特徴とする特許請求の範囲第4項に記載の
- (7) アモルフアス半導体合金がフツ素を含有す ることを特徴とする特許請求の範囲第4項に記載 のセル。
- (8) 半導体材料が整流手段を含むことを特徴と する特許請求の範囲第3項に記載のセル。

特開昭60-260148(2)

- (9) 整流手段が半導体ダイオードを含むことを 特徴とする特許請求の範囲第8項に記載のセル。
- (4) 半導体ダイオードが pn 型ダイオードであることを特徴とする特許請求の範囲第 9 項に記載のセル。
- (1) 半導体ダイオードが pin 型ダイオードであることを特徴とする特許請求の範囲第9項に記載のセル。
- (3) 半導体ダイオードがショットキーダイオードであることを特徴とする特許請求の範囲第9項 に記載のセル。
- は セット可能材料の導電性が一つの導電状態から別の導電状態に放射エネルギによつてセット され得ることを特徴とする特許請求の範囲第2項 に記載のセル。
- 44 セット可能手段が相変化可能材料から成り、 この材料はその導電性が第一の導電状態を取る第 一の相から第二の導電状態を取る第二の相にセッ

トされ得、かつ実質的に第二の相から第一の相に リセットされ得ないことを特徴とする特許請求の 範囲第2項に記載のセル。

- 66 セット可能手段が相変化可能材料から成り、 前記材料はその導電性が第一の導電状態を取る第 一の相から第二の導電状態を取る第二の相にセットされ得、かつ第二の相から第一の相にリセット され得るととを特徴とする特許請求の範囲第2項 に記載のセル。
- M セット可能な配億手段がデポジットされた セット可能なアモルファス半導体材料のフイルム を含むことを特徴とする特許請求の範囲第2項に 配載のセル。
- の セット可能なアモルフアス半導体材料がカ ルコゲン化物材料を含むことを特徴とする特許請 求の範囲第16項に記載のセル。
- 09 セツト可能をカルコダン化物材料が 式 Tev:8:0e:48bs を有する材料を含むことを特徴

とする特許請求の範囲第17項に記載のセル。

- (1) 少なくとも選択された条件下において、セット可能手段の厚みを実質的に上回る長さの電気 経路が第一及び第二のアドレス手段間にセット可能手段を通過するように形成されていることを特徴とする特許請求の範囲第2項に記載のセル。
- (4) 第一及び第二のアドレス手段が1個の基板上に形成されており、また整流手段は第一のアドレス手段上に形成されて、該アドレス手段と電気的に接触していることを特徴とする特許請求の範囲第2項に記載のセル。
- 如 セット可能手段が第二のアドレス手段上に 少なくとも部分的にデポジットされて該第二のア ドレス手段と電気的に接触しているセット可能材 料フイルムから成ることを特徴とする特許請求の 範囲第20項に記載のセル。

請求の範囲第21項に記載のセル。

- Ø セット可能手段が第二のアドレス手段並び に整流手段それぞれとの電気的接触部間にプログ ラム可能領域を有し、このプログラム可能領域は 基板表面に平行な方向において整流手段から偏位 していることを特徴とする特許請求の範囲第22 項に配載のセル。
- 付 プログラム可能領域が基板表面に平行な方向において第一及び第二のアドレス手段からも偏位しているととを特徴とする特許請求の範囲第 23項に記載のセル。
- 対 絶縁表面を具えた基板と、基板上に形成された複数本の下側アドレスライン及び複数本の上側アドレスラインであつて上下互いに交叉し合つたアドレスラインと、所与の上側アドレスラインと所与の下側アドレスラインとの間に配置された絶縁材料層と、プログラムエネルギの印加によってその導電性を一つの導電状態から別の導電状態

特開昭60-260148(3)

にセットされ得るセット可能材料から成り、上側 アドレスラインとの第一の電気的接続部並びに下 側アドレスラインとの第二の電気的接続部を有す る所定長のセット可能配憶フイルムとを含む集積 回路であつて、前記フイルムが第一及び第二の電 気的接続部間において実質的に基板に平行を方向 に伸長していることを特徴とする集積回路。

- 例 セット可能フイルムの一方の電気的接続部 と対応する一方のアドレスラインとの間に電気的 に接続された電気的絶縁手段を含むことを特徴と する特許請求の範囲第25項に記載の回路。
- 対 整流手段が下側アドレスライン上に形成されており、セット可能フイルムの下側アドレスラインとの電気的接続部は酸アドレスラインと整流手段を介して電気的に接続していることを特徴とする特許請求の範囲第26項に配載の回路。

- (2) 絶級材料層が整流手段の少なくとも一部分上に伸張しており、またセット可能フイルムも前記整流手段上に位置し、セット可能フイルムは絶録材料層によつてフイルム自体の長さの一部にわたり整流手段から電気的に絶縁されているととを 装徴とする特許請求の範囲第28項に記載の回路。
- 例 金属層が整流手段の最上層と絶縁材料層と の間に位置するように整流手段の最上層の上に配置されており、セット可能フイルムは当該整流手 段とこの金属層を介して接続していることを特徴 とする特許請求の範囲第29項に配載の回路。
- 60 整流手段が少なくとも1個の水平な半導体 材料デポジット層と、このデポジット層と整流接 合を形成する水平な材料層とを含むことを特徴と する特許請求の範囲第27項に記載の回路。
- 図 デポジットされる半導体材料がシリコンの アモルフアス合金を含むことを特徴とする特許請求の範囲第31項に記載の回路。

図 上側アドレスラインと下側アドレスラインとの複数個の交叉部が各1個のセット可能フイルムを具備し、またこれらの交叉部には各1個の整流手段が、当該交叉部を構成する上側及び下側アドレスライン間に電気的に直列に接続して配置されていることを特徴とする特許請求の範囲第26項に配載の回路。

64 アドレスデコード手段が設けられており、 この手段は集積回路外部の回路網が選択され得る 複数本の下側アドレスラインの1本と週間に選 表複数本の上側アドレスラインの1本との間に選 択的に電圧または電流を、選択された上側及び下 側アドレスライン間に接続された整流手段に順パ イアスがかかるような方向に印加することを可能 にし、その際前配外部回路網は選択され得る複数 本の上側及び下側アドレスラインそれぞれと個別 に接続され得なくともよいことを特徴とする特許 請求の範囲第33項に配載の回路。 畑 アドレスデコード手段が下側アドレスラインの機本かと上側アドレスラインの機本かとを含み、それらのラインは各々二進アドレスのピットかまたは眩ビットの反転ピットに対応する二進信号を受信するべく接続されたデコーダ入力ラインとして機能し、

アドレスデコード手段はまたデコーダ入力ラインと、該ラインと交叉するアドレスラインの機本かとの間に接続された複数個の整流手段をも含み、

デコーダ入力ラインと交叉するアドレスラインの機本かはインピーダンスを介して基準電位と接続され、かつ前記整流手段を介してデコーダ入力ラインとも接続されており、これらのアドレスラインは各々前記のような接続によつて、一群のデコーダ入力ラインに与えられるアドレスピットとその反転ピットの組合せをデコードして、選択された回路デバイスをアドレスするべく交叉アドレスラインのうちの選択された1本に所望の電圧ま

特開昭60-260148(4)

たは電流が印加されることを実現し得る論理ゲートを構成している

ことを特徴とする特許請求の範囲第34項に記載 の回路。

例 アドレスデコード手段の整流手段並びにア ドレスデコード手段によつてアドレスされるべき 回路デバイスの整流手段が共に少なくとも1個の 通常のようにデポジットされたアモルファス半導 体材料層から成ることを特徴とする特許請求の範 囲第35項に記載の回路。

図 基板が軟質合成ポリマー樹脂から成るとと を特徴とする特許請求の範囲第37項に記載の回 路。

44 耐熱ポリイミド樹脂がカプトンであることを特徴とする特許請求の範囲第39項に記載の回路。

419 一方の表面に接着剤を有し、その結果他の 物体の表面に貼付けられ得ることを特徴とする特 許請求の範囲第25項に記載の回路。

総 物体に該物体の電子ラベルとして取付けられ、その際セット可能フイルムは前記物体に関する情報を記憶するペくプログラムされることを特徴とする特許請求の範囲第25項に記載の回路。

は セット可能フイルムの少なくとも大半部が 所与の上側及び下側アドレスラインの一方の上に 位置し、かつそのラインから少なくとも絶縁材料 によつて絶縁されていることを特徴とする特許請 求の範囲第25項に記載の回路。

44 セット可能フイルムが相変化可能材料から 成り、前配材料はその導電性が第一の導電状態を 取る第一の相から第二の導電状態を取る第二の相

に、該材料自体への放射線の入射によつてセット され得ることを特徴とする特許請求の範囲第26 項に記憶の回路。

的 相変化可能材料が実質的に第二の相から第一の相にリセットされ得ないことを特徴とする特許求の範囲第44項に記載の回路。

約 相変化可能材料が第二の相から第一の相に
リセットされ得ることを特徴とする特許財水の範
囲第44項に記載の回路。

(ff) 相変化可能材料がその第一の相においてア モルフアス半導体材料であることを特徴とする特 許請求の範囲第44項に記載の回路。

場 相変化可能材料がカルコゲン化物材料を含むとを特徴とする特許請求の範囲第44項に配載の回路。

(増) カルコダン化物材料が式 Ter, 82 Ge248b2 を 有する材料を含むことを特徴とする特許請求の範 開第48項に記載の回路。 60 基板と、基板上にデポシットされた半導体 材料から成る複数個の回路デパイスと、回路デパ イス同士を電気的に接続する、基板上に形成され た複数個の導電手段とを有する集積回路であつて、 基板が実質的に軟質合成ポリマー樹脂から成る可 携性基板であることを特徴とする集積回路。

動 軟質合成ポリマー樹脂が実質的に耐熱ポリイミト樹脂から成ることを特徴とする特許請求の 範囲第50項に記載の回路。

対 耐熱ポリイミド樹脂がカプトンであることを特徴とする特許請求の範囲第51項に記載の回路。

は 回路デバイスが少なくとも1個の水平な半 導体材料デポジット層と、このデポジット層と整 性 流接合する材料層とを含む少なくとも1個の整流 手段を有することを特徴とする特許請求の範囲第 50項に配載の回路。

b) 複数個の導電手段が複数本の下側導電アド

特別昭60-260148(5)

レスラインと、これらの下側アドレスライン上を 横切る複数本の上側導電アドレスラインとを含み、 複数個の回路デバイスは、各々下側アドレスライ ンと上側アドレスラインとの間に電気的に接続さ れた複数個の整流手段を含むことを特徴とする特 許請求の範囲第53項に記載の回路。

例 回路デバイスがプログラムエネルギの印加 によつてその導電性を一つの導電状態から別の導 電状態にセットされ得るセット可能材料から成る セット可能手段を更に含み、このセット可能手段 は1本の下側アドレスラインと1本の上側アドレ スラインとの間に1個の整流手段と共に電気的に 直列に接続されていることを特徴とする特許請求 の範囲第54項に記載の回路。

69 アドレスデコード手段が設けられており、 との手段は集積回路外部の回路網が選択され得る 複数本の下側アドレスラインの1本と選択され得 る複数本の上側アドレスラインの1本との間に選 択的に電圧または電流を、選択された上側及び下側アドレスライン間に接続された整流手段に頂バイアスがかかるように印加することを可能にし、その際前配外部回路網は選択され得る複数本の上側及び下側アドレスラインそれぞれと個別に接続され得なくともよいことを特徴とする特許請求の範囲第55項に記載の回路。

切 アドレスデコード手段が下側アドレスラインの幾本かと上側アドレスラインの幾本かとを含み、それらのラインは各々二進アドレスのピットかまたは眩ピットの反転ピットに対応する二進信号を受信するべく接続されたデコーダ入力ラインとして機能し、

アドレスデコード手段はまたデコーダ入力ラインと、該ラインと交叉するアドレスラインの幾本かとの間に接続された複数個の整流手段をも含み、デコーダ入力ラインと交叉するアドレスラインの幾本かはインピーダンスを介して基準電位と接

統され、かつ前記整流手段を介してデコーダ入力 ラインとも接続されており、これらのアドレスラ インは各々前配のような接続によつて、一群のデ コーダ入力ラインに与えられるアドレスピットと その反転ピットの組合せをデコードして、選択さ れた回路デパイスをアドレスするべく交叉アドレ スラインのうちの選択された1本に所築の電圧ま たは電流が印加されることを実現し得る論理ゲートを構成している

ととを特徴とする特許請求の範囲第 5 6 項に記載 の回路。

例 アドレスデコード手段の整流手段並びにア ドレスデコード手段によつてアドレスされるべき 回路デバイスの整流手段が共に少なくとも1個の 通常のようにデポジットされたアモルフアス半導 体材料層から成ることを特徴とする特許請求の範 囲第57項に記載の回路。

(4) 一方の表面に接着剤を有し、その結果他の

物体の表面に貼付けられ得ることを特徴とする特 許請求の範囲第50項に記載の回路。

り 物体化酸物体の電子ラベルとして取付けられ、その際回路デバイスがプログラム可能な記憶 手段を含んでおり、との記憶手段は前記物体に関 する情報を記憶するペくプログラムされるととを 特徴とする特許請求の範囲第50項に記載の回路。 3. 発明の詳細な説明

後の競取りに用いられる二進情報を記憶するよう構成されたプログラム可能記憶アレイは先行技術で既に知られている。1972年10月17日付でニール(Neal)に付与された米国特許

第3,699,543号に開示されている如き先行技術のアレイはX及びYアドレスラインセットを有し、これらアドレスラインが互に絶縁されていると共に互に直交する方向に配置され、その結果複数の交差点が形成されるようになつている。この先行技術では各交差点にダイオートの如き電気絶

特開昭60-260148(6)

緑素子をセット可能配憶素子と直列に設ける方法 も用いている。との場合との直列アセンプリは対 応Xアドレスラインと対応Yアドレスラインとの 間に接続されてアドレス可能メモリセルを構成す エ

との種のアレイは1980年5月30日にシャンクス(Shanks)に付与された米国特許 第4203123号にも記載されている。シャンクスはアモルフアスシリコン材料で絶縁ダイオードを形成することを指摘している。このようなダイオードは1980年10月7日付でオプシンスキー(Cvshinsky)に付与された米国特許

第4,226,898号に記載されている。この特許 第4,226,898号はPN接合ダイオードとPIN 型ダイオードとを開示している。

シャンクス等の先行技術は更に高導電率又は低 導電率を有すべくセット又はリセットされ得るア モルファスカルコゲン化物材料をメモリ素子とし て使用するととも数示した。シャンクスの特許に示されている如き先行技術ではアモルフアスシリコンダイオードをカルコゲン化物をベースとするメモリ素子の物理的上方又は下方に設けることが示された。ニールはこれらダイオードをセット可能メモリ素子に対してオフセットすることを教示している。

有用なアレイを製造する可能性に加え、選択した配[協場所を製造プロセスの間又は後で1又は0に該当する状態にセットすることも必要である。リードオンリーメモリを得る場合はプログラミングを製造プロセスの間に実施し得る。プログラム可能メモリアレイの場合はアレイを製造した後でプログラミングを行ない得る。

先行技術に見られる問題の一部は交差点領域に おける絶縁ダイオード/メモリセルアセンブリの 縦方向配置に起因する。このような構成では絶縁 ダイオードと直列に配置された抵抗の値がカルコ

ゲン化物材料の厚みに直接比例する。そのためカ ルコゲン化物膜の厚みが薄いとセルの「オフ」抵 抗の値が不当に低くなる。

第2の重大な欠点は高密度の点欠陥を発生させ 得る魔粒子の有害な作用にある。 膜状セルが 2 つ の導体の間にサンドイッチ状に挿入されている場合はセルのインピーダンスをシヤントする電気的 短絡が臨の粒子によつて生起され得る。 第3の大きな欠点は、アレイの光学的プログラミングを可能にすべくメモリの酸の上に形成した透明で 性電板を用いることから生じる。即ちとの透明電 をの製造プロセスではメモリ膜の特性に有害なとの製造プロセスではメモリ膜の特性にある。 更に、との気明電 との多い熱処理が必要とされる。 更に、この横振 大きくなることが予想される。 とのように面積抵 抗が大きいとアドレスラインのインピーダンスに 悪影響が及ぼされ得る。

従来は集積回路の大部分が結晶質基板上に形成

されていた。このような基板は通常かなり堅くて弾力性がないため破損を回避すべく比較的厚くて平坦な面の上に載置しなければならない。しかしながら用途によつては手紙、小包の表面の如き可撓性の面又は他の平坦ではない物体の表面に集積回路を載置し得ることが望まれる。このような可撓性悲极上に回路を形成することの利点はその回路の大きさが大きい程顕著である。何故なら大型結晶質集積回路は小型のものより更に破損し易いからである。

回路素子を形成するための面として可機性基板が使用されたことはこれまでにもある。一例としてウイルミントン(Wilmington),デラウエア(Delawere)19898のデュポン(Dupont)社,ポリメリックプロダクツデパートメント(Polymeric Products Department),インダストリアルフイルムデイビジョン(Industrial Film Division)により「カプトン(Kapton)」の商品名で市販されてい

特別昭60-260148(ア)

(耐熱力

る高盛ポリイミドの如き合成ポリマー樹脂で形成された可挽性基板がある。電子用基板として使用される場合カプトンは300℃までの温度に耐え得る。この物質はホトリトグラフ技術によつて金属ラインを形成し且つハンダ付によつて集積回路を載置するための可撓性基板として広く使用されてきた。

本発明は2つのアドレスラインと1つのセット可能記憶素子とからなるメモリデバイスに係る。前記記憶素子は前記2つのアドレスライン間に電気的に直列接続される。との記憶素子は或る導電率をもつ第1状態から極めて異なる別の導電率をもつ第2状態へとセットできる材料で形成される。本発明のメモリデバイスはセット可能記憶案子を通る電気バスが眩案子の厚みを実質的に上回る長さを有するように構成される。とのようにすると眩記憶素子によつて与えられるブログラム可能的に変化し得る抵抗が、眩素子を通る電気バスをそ

の厚みの方向に設けた場合より遥かに大きくなり、 従つて記憶素子の状態が電子的又は光学的に読取 り易くなる。

本発明の好ましい具体例では互に直交するX及びYアドレスラインを基板の第1表面に配置する。 これらアドレスラインは交差点で相互に絶機される。各交差点の近傍にはアモルフアスシリコンデポシット膜からなるダイオードの如き絶縁素子を 一方のアドレスラインセットのアドレスラインと 電気的に接触するより配置し得る。セット可能配 億素子はこれら各分離素子と他方のセットのアドレスラインの1つとの間に設けられる。各絶縁素 子に対応する抵抗は電流が流れるセット可能配憶 素子の長さによって決定される。

本発明の一実施法は交差点で互に絶縁される第 1及び第2直交アドレスラインセットを形成する ステップと、選択した交差点の近傍で一方のアド レスラインセットのアドレスラインと電気的に接

触する複数の絶縁素子を形成するステップと、少なくとも数個の交差点の近傍にセット可能記憶素子を形成しそれによつて対応絶縁素子を第2アドレスラインとで気的に接続させるステップとからなる。

別の実施例では、X及びYアドレスラインの各交点に対応する絶縁素子をpーnダイオード、pーiーnダイオード又はショットキーダイオードの如き整流素子で構成し、セット可能素子を電気接続の間で対応X及びYアドレスラインまで延在する。好ましくは表面積を節約すべく前記整流素子及びセット可能フイルムを2つの対応アドレスラインのうち一方のラインの上に直接形成する。一例として、整流素子を下方アドレスライン上でデポットしたアモルファス半導体材料の水平がは、アードのよるpーiーnダイオードでは成下方のダイオードの上に金属層を配置する。ア

ドレスラインと前記ダイオードとその上の前記金属層との上に更に絶縁層をデポジットする。この 絶縁層の上には下方アドレスラインと交差する別 のアドレスラインを配置し、且つエッチングによ つてviaを形成する。セット可能フイルムは上方 アドレスラインとの電気接点から前記viaを通つ て前記ダイオード上表面の金属層との電気接点ま で延在し、且つ前記ダイオードを通つて下方アド レスラインまで延在する。

本発明のセット可能記憶素子は相変化材料のデポシット膜で形成するのが好ましい。相変化材料とは或る導電率を示す第1相から別の導電率を示す第2相に変化し得る材料のことである。好ましい具体例ではこのような相変化が放射エネルギの入射よつで誘起される。場合によつては一度第2相にセットされると第1相には実質的に戻り得ない相変化材料が使用される。勿論、リセット可能な相変化材料を用いる場合もある。リセット可能な相変化材料を用いる場合もある。リセット可能

特開昭60-260148(8)

なカルコゲン化物材料及びリセット不可能なカルコゲン化物材料はいずれもアモルフアスカルコゲン化物合金の如きアモルフアス半導体材料で構成し得る。

多くの具体例では本発明は共通基板上に集積回路として形成されたメモリ素子アレイを具備する。 この種の具体例では前記集積回路が該集積回路の メモリデバイスで用いられるものと類似のX及び Yアドレスライン及びダイオードで構成されたア ドレス復号手段を含み得る。

本発明の別の具体例では集積回路を高温ポリイミドの如き合成ポリマー樹脂からなる可撓性基板上に形成する。とのような回路は要面に接着層を有し得、その場合は他の物体の表面に付着してその物体に関するデータを含むような電子ラベルの役割を果たし得る。

本発明の他の特徴は以下の好ましい具体例による詳細な説明で明らかにされよう。

同様にメモリ素子34とYTドレスライン20との間に結線48を形成する。後述のメモリ素子34は、デポジットされた光学によるプログラム可能なカルコゲン化物で形成される。残留メモリ素子36-44は素子34と同一である。かくてセル7の如き各々のセット可能な記憶セルは、ライン10の如きXTドレスラインの一部と、テイン20の如きYTドレスラインの一部と、素子34の如きメモリ素子と、ダイオード30の如き絶縁案子とを少なくとも包含する。

第2図は本発明の実施例を製造するための第1 段階を示す。例えばステンレス鋼シートの基板 60 は連続するものか又は絶縁ガラス薄膜を載置した ものである。代案として、ステンレス鋼シート又 は他の種類の金属シートの代りに、例えばガラス 等の適当な寸法、形状及び強度を有する他の種類 の絶縁材料で基板 6 0 を形成してもよい。ライン 1 0 乃至 1 4 に相当する 1 セットのXアドレスラ

第1図は複数個のアドレス及びセット可能な記 億セルを載置したメモリマトリクス5の概略図で ある。複数個のXアドレスライン10、12及び 14は複数個のYアドレスライン20、22及び 24と交差している。第1図には3×3のマトリ クスのみを図示したが、本文に記載する本発明の 実施例の原理はいかなる寸法のマトリクスにも同 様に適用可能であることが理解される。第1図に おいてXアドレスライン10、12及び14はY アドレスライン 20、22及び24から絶縁され ている。セツト町能なメモリ又は配憶素子34と 直列になつたダイオード30の如き絶縁案子は、 10の如き Xラインと20の如き Yラインとの例 まば11の如き各インターセクション又は区域の 付近に位置する。ダイオード30はショツトキー ダイオード、p-nダイオード又はp-i-nダイオ ードでもよい。ダイオード30の1端46はXT ドレスライン10の如きアドレスラインに接続し、

インを最初に基板60上に形成する。各XTドレ スラインの幅は10ミクロンで15ミクロンの間 隔を置いて形成される。1組のアドレスライン10、 12の中心相互間の距離は25ミクロンである。 10乃至14のアドレスラインを製造するために は当業者には周知のスプレイ及びリフトオフ型式 の方法を用いる。次にポジの(正型)ホトレジス トの層を放布するが、この場合該正型ホトレジス ト脳はマスクを使用して解光して現像される。該 ホトレジストの解光部を除去する。次に基板60 にタンタルをスパツタによりデポジツトして 2,000 オングストローム±10%の膜厚の闇を形成する。 スパッタ - デポシット工程が終了すると、当業者 には周知の如く基板60から余分な材料を除去す る。残りの材料はXアドレスライン10、12又 は14に相当する。

第3図に示す次の段階において、複数個の区域 72万至82を酸化して該選定区域にタンタル酸 化物の絶縁層(Ta₂O₈)を形成する。該区域 7 2 乃至 8 2 の各々の長さは 1 5 ミクロンで、同一の X T ドレスライン上の隣接区域から 1 0 ミクロン 隔設される。酸化層の厚さは、 6 0 ポルトを越え る絶縁破製電圧となる 1,000 オングストロームの オーダのものでなければならない。

区域 7 2 乃至 8 2 を形成するために基板 6 0 と アドレスライン 2 0 乃至 1 4 に正型ホトレジスト を強布する。マスクを使用して区域 7 2 乃至 8 2 は解光され、次にホトレジストを現像する。その 次に解光したホトレジストを除去する。この後で 区域 7 2 乃至 8 2 は勝福酸化される。

次に酸化区域72万至82は二酸化マンガン(MnO2)層で被膜される。該二酸化マンガン層は基板60の全体に付着されるが、ホトレジストの故に区域72万至82のみが被障される。

二酸化マンガンは、酸化タンタル層中に存在し 得る潜在的なピンホールをふさぐことを目的とす る。二酸化マンガン層を塗布した後で、第4図に示す如く基板60に塗布した20、22の如きYアドレスラインの酸化タンタルの上に二酸化マンガンを被優した区域72万至82を有する基板60に複数個のXアドレスライン10万至14を残しながら当業者には周知の方法で余分を材料を基板60から除去する。20の如きYアドレスラインは、予め形成してある絶縁区域72、74及び76上にかいて10万至14の如きXアドレスラインを模切る。Xアドレスライン10万至14をデポジットする時に使用したものと同じ方法を使用してYアドレスライン20、22を基板60にデポジットする。

要すれば、Yアドレスラインに塗布した後で余 分な材料を除去してから、Xアドレスライン10 乃至14とYアドレスライン20万至24との間 にて絶縁に関する電気テストを実施可能である。 恐らくは酸化タンタル層中のピンホールが原因と

次の段階において、P又はN型ドープの無定形シリコン合金層を基板 6 0の全体に付着する。最初の無定形シリコン合金層の次にはポープしてない第 2 無定形シリコン合金層を強布する。最後には第 1 層と逆の導管性にドープされた第 3 無定形シリコン合金層を基板 6 0 全体に付着する。従つて連続する複数個のピンダイオードが基板 6 0 の残留部と同様にX及びYアドレスライン上に形成される。好ましくは、無定形シリコン、フツ素及び水素である。かかる材料からダイオードを形成する方法は当業者には既知であり、本文にて参照としているオプシンスキー(Ovshinsky)による

米国特許第4,226,898 号に記載されている。

次に無定形シリコン薄膜を腐食させ、第5図に示す如く複数個の不連続ダイオード区域90万至98の98を形成する。ダイオード区域90万至14ので電気接触するように形成される。ダイオード区域90万至14に表さ8ミクロン、幅12ミクロン程度のものである。90の如き各ダイオードは96の如き隣接ダイオードから15ミクロン隔段される。ダイオード部材90万至98はアン隔段される。ダイオード部材90万至98はアンに開設される。ダイオード部材90万至98は対に相当する。無定形シリコン合金はオプシン案を含有するとが望ましい。

PINダイオード90万至98を形成する代り に、PN接合ダイオードを基板60に形成可能で ある。更に代案として、選択によりドーピングし た無定形シリコン層にデポジットした金属層を用 いて同じく米国特許第 4,226,898号 に配載されているショットキーダイオードを形成してもよい。ショットキーダイオードの利点は、34-44 の如きカルコゲン化物の配憶素子が金属層と電気接触することである。要すれば本発明の原理及び範囲を逸脱することなく例えば電界効果のある薄膜トランジスタの如き他の絶縁装置を使用可能である。

第6図に示す最終段階において、基板60の標 造部に複数個の相変化可能でかつセット可能なメ モリ素子34乃至44を形成する。セット可能な メモリ素子34乃至44は程度扁平な薄膜として 基板60の上に一部をデポジットする。メモリ素 子34乃至44を形成する工程は、基板60の構 造部にホトレジスト層を塗布する段階と、区域34 乃至44を解光するようにマスクを用いて酸ホト レジストを解光する段階と、酸ホトレジストを現 像する段階と、 二十分の のする段階と、 二十分の のする段階と、 二十分の のする段階と、 二十分の のする段階と、 二十分の のする段階と、 二十分の のする段階と、 二十分の のでスパ ッタ・デポジットする段階と、当業者には既知の 如く区域34-44のみを残してエッチング又は他 の方法によつて余分を材料を除去する段階とで構 成される。

スタンフォードR. オブシンスキーの1970年9月22日付の米国特許第3.530,441号は本発明の本文で参考資料にしているものであるがこれによれば、相変化可能な材料とは、原子が局所的秩序を有するか又は局在した結合したほ控無秩序で全体として無定形を構造と、比較的秩序ある状態との間にて変化可能な材料である。該変化はそれ自体がほぼ無秩序で全体として無定形状態を含む短距離秩序の範囲内であるか又は短距離秩序から結晶性或いは振結晶性状態を成し得る長距離秩序のものでもよく、このような構造上の変化は結合の変化を包含する。構造上の変化を成す局所的秩序及び又は局在した結合の変化は微妙なもので

あり得、例えば構造上の変化を決定乃至検出する ために容易に使用可能な電気特性又は光学特性の 如き材料の特性に大きな変化を与え得る。

前述の如き相変化可能な材料は一般に秩序相に かけるよりは無秩序相にかける方が導電度がはる かに低い。この材料はリセット可能でもリセット 不能でもいずれでもよい。一般にリセット不能な 相変化材料の場合、無秩序で導電度の低い位相か らより秩序だつた導電度の高い相への変化はかな り容易にプログラム化可能であるが、この反対の 変化のプログラム化は容易ではない。一方リセッ ト可能な相変化材料の場合、異なる長さと強度の よれギーペルスに類出するととによって比較的 無秩序な状態と比較的秩序だつた状態との間にない にずれの状態へも変化である。本発明にない にずれの状態へも変化である。本発明にない では両方の型式の相変化材を使用可能である。情 報を持久配憶するために指示されるメモリのみを 読み取るためにはリセット不能な材料がよい。 去可能なメモリにはリセット可能な材料がよい。本発明に使用可能なリセット可能で相変化可能な材料は GegaTego の化学式のカルコゲン化物である。スタンフォード R. オプシンスキーの 1970年9月22日付の米国特許第3,530,441号にはその他の適当なリセット可能で相変化可能な材料が記載してある。

本発明にて使用可能なりセット不能で相変化可能な材料は一般的な化学式がTeaSbGecSbdのカルコゲン化物である。例えば好適材料として材料の原子比で示すと「a」は72%、「b」は2%、「c」は24%、「d」は2%である。好適なセット可能なメモリ材料は、75℃の平衡温度で4.5×10⁻³ででいい。の圧力の基板にデポジットされる。区域34乃至44の各々にデポジットされるセット可能なメモリ又は配憶材料の膜厚は1,000オングストロームのオーダである。

第6図に示す如く、メモリ区域34の如き各メ

特開昭60-260148(11)

モリ区域は、アドレスライン20の如き隣接する Yアドレスラインと重なり合う10ミクロンの長 さの区域34aと、絶縁ダイオード90の如き隣 接する絶縁来子と重なり合う8ミクロンの長さの 区域34bとを有し、メモリ区域34の他の2枚 の御部の全長は12ミクロンのオーダである。他 のメモリ素子も同一寸法と形状を有する。メモリ 又は配像区域34乃至44の各々は、区域72の 如き各横断区域に対して非対称形にデポジットされる。 してそれぞれ非対称形にデポジットされる。 を記憶区域34-44は低度隔平でデポジットされた なである。

最後に基板60の構成部は、透明ポリイミドの 如き有機薄膜を構成部全体に塗布することによつ て不動態化される。次に各区域34万至44のセ ット可能なメモリ材料はマスクと協働してキセノ ンランプを使用して光プログラム化可能である。 区域 3 4 - 4 4 の材料の抵抗率は Te₇₂ S₂ Ge₂₄ Sb₂ で形成した場合、プログラミング以前は 10⁹オー4/□ のオーダで、キセノンランプに露光後は10⁴オー4/□ のオーダであることが判明している。

第6図のメモリマトリクスの重要な利点は34の如きメモリ素子がプログラム化されカルコゲン化材が低抵抗状態にセットされた時に理解される。アドレスライン10、20の極性によつて絶縁ダイオード90が伝導性である場合、アドレスライン10、20相互間の抵抗は、材料34の膜厚を変えることによつてではなくて、区域34の幾何学形状を変えることによつて正確に指示可能である。

当業者には周知の如く案子34の如き案子の抵抗は、電流が該案子を流れる長さと電流の通路の 長さに正比例し、案子の厚さと幅とに反比例する。

アドレスライン 20 とダイオード 90 との間の抵抗は、電流が流れる配億材料の長さを増減するよ うに区域 34 の機何学形状又は形を変えることに よつて増減可能である。

従つてマトリクス5の実施例において記憶素子34を高導電状態にセットし、ダイオード90が通電する時にアドレスライン10、20相互間に存在する抵抗力は、メモリ素子の厚さが高導電抵抗を決定する場合よりも実質的大きく、前者は104オームのオーダで後者は1オームのオーダである。同様にマトリクス5において素子34が低導電状態にある場合、10、20の如きアドレスライン相互間の抵抗は10°オームのオーダで、これはメモリ素子の厚さが低導電抵抗を決定する場合の104オームのオーダの抵抗を上回る。(以下介白)

第7、8図は本発明による別型実施例である。 第7図において、長方形の絶縁ダイオード90a万至98aを示す。長方形絶縁素子90a万至98aの寸法は5×20ミクロンのオーダである。ダイオード90万至98の寸法は8×12ミクロンのオーダであつた。かくて第7図の実施例は酸化パッド72、78相互間にてダイオード90aの各側部には案内パンド110、115 又は2~½ミクロンのマージンを設ける。ダイオード90の寸法の場合該ダイオードの各側部に1ミクロンの案内パンドが形成される。

第8図には長方形のカルコゲン化材のメモリ索子34a、36a、40a及び42aを示す。34aの如きメモリ又は配憶素子はそれぞれ額が5ミクロンで長さが15ミクロンである。素子34aは、隣接するアドレスライン20と重なり合う長さ5ミクロンの区域120と、隣接絶録部材90aと重なり合う長さ5ミクロンの区域124とを有す

特開昭 60-260148 (12)

る。かくて絶縁部材 90a と隣接するアドレスライン 20 との間に記憶材料で形成する 5 ミクロン × 5 ミクロンの正方形を位置決めする。別のメモリ素子 36a、40a 及び 42a も同じ重複構造を有する。

メモリ素子 34a、36a、40a及び 42a
の抵抗はプログラミング以前は 10°オームのオーダであり、プログラミング後は 10°オームのオーダであり、プログラミング後は 10°オームのオーダである。第6図の実施例の場合のように、メモリセル34a、36a及び 40a又は 42a
の高抵抗及び低抵抗は 4オーダのオーダであり、
これは厚さすなわち 1ミクロンの厚さが電流が流れる長さである場合に同一寸法の記憶素子が示すものよりも大きい。絶縁素子 90a、92a、96a
及び 98aは ショットキー障壁ダイオード、p-n
ダイオード、p-i-n ダイオード、p-n
ダイオード、p-i-n ダイオード、取開電界
効果トランジスタとして形成可能である。第5、6図の構造を形成する際に説明したものと同じ段

階は第7、8図の構造のものを形成する場合にも 使用される。

次に第9乃至12図には本発明の別の実施例を 示す。本発明の該実施例において、メモリ配列 200 は複数個のメモリセル 201 を有する。 該メモ リ列はホトリソグラフイによつて基板 202 の表面 に第 9 図に示す¥ アドレスライン 204 の如き複数 個の底部アドレスラインを形成することによつて 構成される。底部アドレスライン 204 がひとたび 形成されると、薄膜のp‐i‐nダイオード208 の如き複数個の規則的に隔散した絶縁装置は各底 部プドレスライン 208 の頂部に形成される。ダイ オード 208 は、先ず p - 型材料の層 210 をデポジ ットし、次に i - 型材料の層 212、 その次に n -型材料の層 214 をデポジットするととによつて形 成することが望ましい。該3種類の層の各々を基 板 202 の表面全体にデポジットした後で、n-層 の頂部に金属層 216 がデポジットされ、下方に形

成すべき形状のp‐i‐nダイオードを得るよう (ホトリンクラフ4) に写真平版術によつてパターン化される。該金属層をパターン化した後で基板の全表面をエッチングする。このエッチングによつて、第9図に示す如く該パターン化したメタル下方にデポジットされる部分を除いて無定形半導材より成るp、i及びn屬 210、212 及び214 の全てが除去される。

底部アドレスライン 204 と頂部金属層 216 の両者は、p - 型及びn型無定形シリコン合金と良好な状態でオーム接触するクロムで形成するととが望ましい。頂部金属層 216 は少なくともほぼ 4,000 乃至 5,000 オングストロームの厚さでなければならない。

ダイオード 208 に頂部金属層 216 を形成した後で、 基板 202 の全表面を、 5,000 乃至 10,000 オングストロームの厚さの例えば二酸化ケイ素又は 窒化ケイ素の如き電気絶縁材の層 218 で被覆され る。

絶縁層 218 をデポジットした後で、ホトリソグ ラフィ装置によつて1揃いの頂部アドレスライン 220 を該層の表面に形成する。好適実施例におい て、底部アドレスライン 204 の各々の幅は 3 0 ミ クロンで、10ミクロンだけ隔散されている。ダ イオード 208 は 3 0 ミクロン× 3 0 ミクロンの正 方形で、各ラインに沿つて10ミクロンの間隔を 有する。しかしながら、頂部アドレスライン 220 は、幅が僅か10ミクロンの底部アドレスライン 204 よりも実質的に狭い。従つて、第10、11 及び12図に示す如く、頂部アドレスライン 220 は 各 ダイオード 208 の1端を越えて延長するように 位置決め可能である。かかる構造の利点は、各メ モリセルに必要な面積を最小限にしながらダイオ ードの面積を最大することである。底部ライン 204 をそれの上に形成するダイオードより薄く形 成するととによつて表面積が少なくならないので、 数ラインの幅は30ミクロンに形成される。しかしながら頂部アドレスライン220を広くすると表面積は広くなるし、図示の実施例を達成するためには10ミクロン幅のアドレスラインの導電度で充分であるから、頂部アドレスライン220の幅は10ミクロンにすぎない。

金属ライン220 を形成した後で、径路(via) 222 は酸化層 218 を介してエッチングされた各ダイオードの頂部に金属層 216 の一部を露出する。該径路 222 は、アドレスライン220 によつて被覆される末端部からダイオードの各々の対抗端に形成される。径路 222 をエッチングした後、前記型式のセット可能な材料の層をデポジットする。次に該層は写真会刻装置によつてパターン化してセット可能な材料より成る複数個の別個の長さ部 224になり、各々は径路 222 のうちの1つから協働するアドレスライン220 まで延長する。セット可能な材料の長形部 224の1 端は頂部アドレスライン220

と電気接触し、他端は、協働するダイオード 208 の頂部の金属層 216 と電気接触し、該金属層を介 してダイオード 208 と電気接触し、協働する底部 アドレスライン204と電気接触する。セット可能 な材料又は薄膜より成る長形部224の長さは約30 ミクロンで、幅は約10ミクロンである。協働す る底部アドレスライン 204 及びダイオード 208 の すぐ上方に眩長形部を配置することによつて、セ ツト可能な材料より成る長形部を底部アドレスラ インから水平に分離させた第6図及び第8図に示 す本発明の実施例と比較すると空間が著しく節約 可能となる。各ダイオード 208 に形成する 4,000 乃至 5.000オングストロームの厚さの金属層 216 と 5.000 乃至 10.000オングストロームの厚さ の絶縁層218は両者共、セット可能な材料のフィ ルム 224 をより導電度の高い位相に変えるために 必要なプログラミングエネルギーから眩ダイオー ドを絶録するのに充分な厚さを有する。従つても

ット可能なフイルム 224 は、ダイオード 208の電 気特性を損うことなく該ダイオードの半導材に直 接プログラム化可能となる。

セット可能な薄膜の層 224 がデポジットされた 後、ポリイミド又は二酸化ケイ素の如き透明な絶 級材で形成した不動態化層 226 は、セット可能な 薄膜 224 を酸化しないように保護するように基板 202 の全表面にデポジットされる。

次に第13乃至15図には、例えば合成重合樹脂層で形成したような可撓基板の本発明による実施例を示す。本発明の背景として前文に記載したように、電子基板として使用出来る程度に高温に耐え得る合成重合樹脂は商業的に入手可能である。例えば本発明の背景の説明文にて前文に説明したように高温ポリイミドカプトンは300でまでの温度に耐え得る。この温度はカプトンに金属ラインにデポジットするのに充分高い温度である。同様にこれは前述のp-i-nダイオードに使用し

た型式の無定形半導材をカプトンに形成するのに 充分高い温度でもある。かくて前述の本発明によ る実施例を構成するのに使用する工程を、例えば 厚さが5ミルのカプトン薄膜より成る基板にも使 用可能である。

本発明の電気回路を形成するのに使用する薄膜材より成るデポジットされた層自体はかなり可撓性を有するので、肢層を可撓基板に形成する場合には、結果として形成される樂積回路すなわちた、を決して、整流素子、絶縁層、セットのまながによりなのをを包含する。として、整流素子、絶縁層、セットのまなが、かかる集積回路の基板に鋭い折り目又は折りたたみ目を与えない。かかる集積回路の基板に鋭い折り目又は折りたたみ目を与えない。かかる集積回路の直接に形成した電気の路に対したのを表している。かかる集積回路の表板に鋭い折り目とは折りたたみ目を与えない。かかる重視に発した形成可能であり、可撓性の放に結晶性基板に等しく広範な面積にもかかの域に対しているのであり、可撓性の放に対しているのに使用するのに使用するのでは、

らずもろくはない。更に可撓性の故にかかる集積 回路を多種多様な不規則面に順応可能であり、包 接体、パッケージ、クレート及び他の品物につけ るラベルやスタンプとしても使用可能である。と の実例は第15図に図示してあり、コンペアペル ト238の上のパッケージ 236に取り付けるラベル として可撓集積回路 230を使用している。第14 図に示す如く、ラベルを貼るべき品物の表面に強 布しやすくするように裏に貼り付けた接着材 240 で回路 230を包装可能である。かかる回路の取り 扱いを便利にするために既に接着材 240 を強布し、 ラベル 230 を貼り付けるべき時間まで接着材を被 慢するはぎ取り可能な裏 242を取付けるように製 冷可能である。

ラベル230 はそれを貼り付けるパッケージ 236 の如き品物に関する情報を有するように光学的に プログラム化可能である。例えばラベルを貼るパ ッケージの内容、パッケージの届け先又はその他

に位置決めした接触パッド 234と電気接触する装置を使用することによつて電気的に読み取り可能であり、次に該装置は選択した組合せの接触パッド 234に電圧を加え、選択したX及びYライン相互間を所望のポテンシャルにし、選択したX及びYライン相互間の交さ部におけるセット可能な薄膜がプログラム化されているか否かを該接置によって決定可能にする。

メモリ配列 230 のメモリ案子が比較的少ない場合、接触パッド 234 をX及びY ラインの各々に接続可能である。しかしながら、メモリ配列 230 のメモリ案子の数が多い場合、X及びY ラインの各々に別個の接触パッドを必要とすることなくX - Yメモリ案子の各々をアドレス可能にするように集積回路にデコード装置を設けることが望ましくなる。

必要な事項に関する情報を表示することが出来る。 該情報 は、プログラム化すべきセツト可能な薄膜 の長さにレーザエネルギーを選択にて集める制御 可能なレーザ装置によつて該情報を光学的に書込 み可能である。同様に該情報をマスクプログラム 化可能である。このことはプログラム化すべきセ ット可能な薄膜の部分にマスクの開口部を整合さ せるようにメモリ回路 230 にマスクを配置するこ とによつて実施される。次に該メモリ回路をマス クを介してキセノンフラツシユの如き鮮明な光線 に露出する。可撓回路 230 に情報がプログラムさ れると、該情報は光学的方法及び電気的方法のい ずれによつても読み取り可能である。前述のカル コゲン化物の薄膜のように多くの光学的にプログ ラム可能でセット可能な薄膜は位相変化する時に 反射率が変化するので光学的に読み取り可能であ る。回路 230 にプログラム化した情報は、回路230

第16図には、本発明のある種の実施例にて使 用するデコード電気回路を示す概略線図である。 第16図に示す回路 250 は、X及びYライン相互 間の交さ部にて直列接続するダイオードを備える X ライン 220 及びY ライン 204 より成るX - Y列 を包含する。との列は模準型メモリ部 252 と、Y ラインデコード部 254 と、X ラインデコード部 256 とに分割される。標準型メモリ部 252 は、X及び Yライン相互間の各インターセクションにてプロ グラム化した情報をダイオード 208と直列に記憶 するためにセット可能なメモリ装置 224 を包含す る。 X及びY デコード部 256 及び 254 は標準型メ モリの如く機能しないで、むしろデコード電気回 路の如く働き、選択したX及びYラインと協働す るアドレスピットをXアドレス入力部 258 とYア ドレス入力部 260 とに加える時にメモリ部 252 の

特開昭60-260148(15)

選択したX及びYラインに所望の電圧を加えるよ りにする。

Yアドレスデコード部 254 のXライン 220aの各々はYアドレス入力部 260 に接続する。Yラインを選択するためにアドレスの各ピットが使用され、それの逆の又は対抗する値がYアドレス入力部 260 の1つとして供給される。これに関しては第16 図に図示するが、この図面において、X及びYデコーダ共2個のピットアドレスを有する。すなわちYラインデコーダ 254 としてA0 及びA1、Xラインデコーダ 256 として A2及び A3を有する。この図面から明らかなように、該アドレスピットの各々及びそれの逆(水平棒で示す)がそれと協働するデコーダに供給される。

(以下余白)

器 262 を介して高くなるからである。 Yメモリライン 204 の各々は、アドレス入力ピットと逆アドレス入力ピットとの結合体に接続するが、 この場合酸入力ピットは全て酸メモリラインと協働する Y アドレスが入力部 266 に供給される場合にのみ高電圧を有する。入力部 260 に他のアドレスを供給しているラインの1 つは低い値を有するので、接続しているラインの1 つは低い値を有するので、 Y デョインの酸値は低くなる。かくて、 Y デョード電気回路 254 によつて、 アドレス入力部 260 に与えられるアドレスと協働する Y メモリラインの電圧は高くなり、その他の Y メモリラインの電圧は低くなる。

XTドレスデコーダは、負の論理を用いる点だけを除いてYデコーダ部とほぼ同じ方法で作動する。XTドレスピットAz及びAzの各々及び逆の TドレスピットAz及びAzはそれぞれXデコーダ 入力ラインを形成するYライン 204 a に接続する。 Y デコーダ 254 において、該アドレス入力の各名は、デコーダ入力ラインとして働く X ライン 220 a に接続する。該デコーダ入力ライン 220 a は、メモリ配列の標準型メモリ部 252 にプログラム可能なメモリ素子 224をアドレスする Y ライン の各々と必交さする。該メモリライン 204 の各々は抵抗器 262を介して基準電圧の比較的高い電源 264 に接続する。 Y メモリラインの各々はダイオード 208を介してデコーダ入力ライン 220 a のいずれかに接続する。

この結果として形成される回路の配列によつて、 Yメモリラインの各々と、それと協働する抵抗器 262、及びダイオード208を介してのある種の選 択入力部260への接続部とでANDゲートを構成 する。その理由は、プルーアップ抵抗器262に接 続するデコーダ入力ライン220 mの1つが低電圧 でYメモリラインの電圧を低ししない限り各Yメ モリライン204の電圧はそれのプルーアップ抵抗

酸デコーダ入力ラインの各々は、メモリ列のメモ リ部 252 をアドレスするために使用される X ライ ン 220 の各々とのインターセクションを形成する。 X デコーダにおいて各メモリライン 220 は抵抗 器 268 を介して地面 266 に接続する。かくて各 X メモリライン 220 の電圧は、ダイオード 208 とX デコーダ入力ライン 204 a を介して正の電圧を有 するXTドレス入力ピット258に接続しない限り 抵抗器 268 の 1 つを介して低くなる。 X ライン 220 の各々と、抵抗器 268 を介しての地面 266 と の結線及びダイオード208を介してのXデコーダ 入力ライン 204 a の選択したものとの 結 線を結合 して負のANDゲートを構成する。かかる構造の ANDゲートの場合、接続するデコーダ入力ライ ン204 a の全てが低い値の電圧を有する場合にの み X メモリライン 220 の値は低くなる。かくて標 準型メモリ部 252をアドレスするために使用され

る X メモリライン 220 の各々は、入力部 258 に供

給されるアドレスが特別なXメモリラインと協働 するものである場合にのみ低い値となるXアドレ ス入力ピット258の特別な結合部に接続する。

前述のX及びYデコード電気回路を結合させた 結果、入力部260 KYアドレスを供給し、入力部 258 KXアドレスを供給することによつて選択し たYメモリライン204 の電圧を高くし、選択した Xメモリライン220 の電圧を低くすることが可能 であり、選択した該X及びYラインの交さ部におり けるメモリ素子は該インターセクションに与えられる電圧を有することになる。かかる電圧が選択 したメモリセルに加わると、該選択セルのセット 可能な薄膜224が、0又は1とそれぞれ協働する 高い抵抗を有するか又は低い抵抗を有するかを決 定する。との決定は、抵抗器272を介して正電圧 源264 に接続するYライン270 を使用することに よつて実施させる。ライン270はダイオード208 を介してXメモリライン220 の各々に接続する。

眩ダイオードの結線の極性は、ライン 270 の電圧 が X メモリアドレスライン 220 の中の最低電圧の 方へ引込まれるようなものである。所与のメモリ セルをアドレスするように所与のXメモリライン 220 を選択した場合、Xデコーダ256 は抵抗器 268を介して電圧をアースにおいむ傾向にある。し かしながら選択したメモリセルのセット可能薄膜 224の抵抗が比較的低い場合、該Xラインの電圧 はそうでない場合ほど低くはならない。その理由 は、選択したYメモリライン204の高電圧が比較 的抵抗の低い通路を介して選択したXメモリライ ンに接続するので、選択したXラインの電圧を幾 分高くする傾向にあるからである。かくてライン 270 及び該ライン 270 に接続する接触パッド 272 の質圧は、選択した眩メモリ妻子と協働するセツ ト可能な薄膜の抵抗が高い場合と同じ様に低くは ならない。従つて接触パッド272の電圧は選択し たメモリセルがプログラム化されているか否かを

示す。

とのデコード方法の利点の1つは、X及びYデ コーダ254及び256を同一材料で形成可能で、列 250 のメモリ部 252 を形成する時に使用するもの と同じ行程を経るととである。極めて小さい列の 場合は、 X 及び Y デコーダ 256 及び 254 を標準型 メモリ部252と全く同じ方法で形成可能である。 かかる実施例においては、第16図に示すものと 同様に、デコーダのダイオード208はメモリ部の ものと同一であり、標準型メモリ部 252 に使用す るものと同一型式の選択によつてプログラム化す るセット可能な素子 224 によつてY及びXアドレ スラインとそれらと恊働するデコーダ入力ライン との間を接続する。とれは第16図に図示してあ り、この場合、プログラム化したセット可能な素 子 224 Kは「X」を表示した。しかしながら、最 適条作下にて実施するためには、デコード部に使 用するダイオードをメモリ部に使用するダイオー ドより大きくすることが望ましい。これによつて多くの電流を処理可能となるから該ダイオードを取付けたメモリラインの電圧を更に効果的に所望の値にすることが出来る。同様に抵抗損失を軽減するためには、セット可能な材料のプログラム化した長さによるよりはむしろメモリアドレスライン204及び220とダイオード208との間のプログラム化したマスク金属結構によつてデコーダ部256及び254のデコーダ入力ラインとメモリアドレスラインとを接続することが望ましい。

ピットの配催に用いられる列 250 のインターセクションの数がデコード機能を果すものの数よりも少ないので第16 図に示す回路図は比較的効果がないように見える。しかしながらメモリ配列の寸法が大きくなると前配デコード電気回路もはるかに効果的なものになる。例えば64×64のアドレス可能なメモリ素子の配列は、12 X デコード入力部 258 と12 Y デコード入力部 260 のみを有

特開昭60-260148(17)

し、又及びYァドレスピット及びその逆を有する デコーダによつてアドレス可能である。とのよう なデコード回路を用いれば、24のアドレス接点 のみで 4,097 メモリ素子をアドレス可能となるが、 該回路を用いなければ 128 のアドレス接点が必要 となる。第13図に示す如く、デコーダ入力ライ ン 204 a 及び 220 a にはメモリアドレスライン 204 及び220を所々に挿入可能であるから、接点 234を均一に隔設することが出来る。第13図に 示す回路 230 は、選択したメモリセルのアドレス に相当する24のアドレス入力接点258及び260 にアドレス電圧のパターンを供給することによつ て読み取られる。更に接地点266には接地電圧が 供給され、正電圧接点264には正電圧を供給する。 次に接点 2.72 の電圧を測定することによつて選 択したメモリセルの理論値を読み取る。

本発明の代替可能な実施例においては、デコー ド電気回路にトランジスタを使用する。かかる実 施例の場合、メモリ回路の全てのピットを自動的 に連続してアドレスするアドレス電気回路を形成 可能であり、とれによつて低かな外部接点のみで 全ての回路の読み取りが可能となる。

前記技術を考慮すれば本発明には多種多様な別 型及び改変型が可能である。例えば、前述のダイ オードの他に多くの異なる種類の絶縁装置を使用 して本発明の各メモリ素子のX-Yアドレス指定 を選択可能である。ことでいう他の種類の絶縁装 置にはここでは詳述しないがフィールド効果を する薄膜トランジスタ、金属 - 絶録 - 金属した サーム - ペック ダイオードがある。更 にアドレス装置とそれのセット可能なメモリ素子 をの間に絶験装置を全く用いずに本発明をある種 の用途に使用可能である。X-Y配列において所 ののエラインと所与のYラインとの間に選択によ る二方向電気結練を設けることが望ましい場合に は前記実施例は有効である。従つて本発明は添附

の特許請求の範囲を逸脱することなく前文に脱明したものとは異なる方法にて実施可能である ことが理解される。

4. 図面の簡単な説明。

第1図はメモリアレイの簡略部分説明図、第2図は第1アドレスラインセットを傭えた基板の部分平面図、第3図は前記第1アドレスラインセットの上に酸化領域が形成された基板の部分平面図、第4図は第2アドレスラインセットが配置された基板の部分平面図、第5図は上に複数の絶験素子が形成された基板の部分平面図、第6図は上に複数のメモリ素子が形成された基板の第2具体例を示す平面図、第7図は上に複数の矩形メモリ素子が形成された基板の第2具体例を示す平面図、第8図は上に複数の矩形メモリ素子が形成された基板の第2具体例を示す平面図、第8図は上に複数の矩形メモリ素子が形成された基板の第2具体例を示す平面図、第9図は各アドレスラインの表面に2つの薄膜ダイオードが形成され、これらダイオードの上表面が

金属層で被覆されている下方第1アドレスライン セットの2つのラインを示す平面図、第10図は 表面全体を絶縁層で被覆し、との絶縁層上に上方 アドレスラインを配置し、且つ各ダイオード上の 金属層主で到達するviaを前記絶線層に形成した 後の第9図の基板を示す平面図、第11図は取る 長さのセツト可能材料膜を各ダイオードとその対 応アドレスラインとの間に形成した後の第10図 の基板を示す平面図、第12図は第11図の線 12-12による基板断面図、第13図は本発明 のメモリアレイの一具体例を示す平面図、第14 図は可撓性基板上に形成された本発明のメモリア レイの斜視図、第15図は物体の表面に接着され てその物体のラペルを構成する本発明のメモリア レイの説明図、第16図は本発明のメモリアレイ でのアドレス指定デコーデイング手段の形成法を 示す簡略説明図である。


10. 12. 14 ··· X ア ドレスライン、


図面の作品は内容に変更なした


20. 22. 24 … Y T ドレスライン、
30. 90 - 98. 90 a - 98 a, 208 … ダイオード、
34. 36 - 44. 34 a, 36 a, 40 a, 42 a … メモリ素子、 60. 202 … 基 板、 72 - 82 … 絶縁区域、 200 … メモリ配列、 201 … メモリセル、 204 … 底部 T ドレスライン、
218 … 絶 縁 層、 220 … 頂部 T ドレスライン、
230 … 可拷回路(メモリ配列)、 240 … 接着材、
252 … 標準型メモリ部、 254 … Y ラインデコード部、 258 … X T ドレス入力部、


出駅人 インコーボレーナッド が代せた 代理人 弁理士 川 口 義 雄


FIG. 1











手続補正醬

昭和 年5月17日

特許庁長官 志 賀

1.事件の表示

昭和60年特許顯第78239号

2.発明の名称

セツト可能な記憶セル及び該セルを具備した

3.補正をする者

事件との関係 特許出顧人

エナージー・コンパーション・デバイセス・

東京都新宿区新宿 1丁目 1番14号 山田ビル

(郵便番号 160) 電話 (03) 354-8623

(6200) 弁理士 川口義

5. 補正命令の日付 自発

6. 補正により増加する発明の数

7. 補正の対象 図面及び委任状 特許庁

(1)正式図面を別紙の通り補充する出級第二環

(内容に変更なし)

②委任状及び同訳文を別紙の通り補充する。